高速PCB的設計(jì)力将挑戰電子産業發展(zhǎn)

在開發一款新的電子産品時，前期的工作就是對整個電子(zǐ)産品(pǐn)進行一個完整的設計，在整個電子(zǐ)設計中，PCB是産品核心部件的物理載(zǎi)體，所有我們設計意圖的(de)最終實現就是通過PCB闆(pǎn)來表現(xiàn)的。這樣PCB設(shè)計在任何項目中是及其重要的一(yī)個環(huán)節。

 

但在以前(qián)的設計中，由于頻率很低，密度很小，器件的管教間的間距(jù)很大，PCB設計的工作是(shì)以連通爲目的的，沒有任何其他功能和性能的挑戰。所以在很長(zhǎng)的一段時間裏，PCB設計在整個項目中的地位是很低的。通常是由硬(yìng)件邏(luó)輯連接設計人(rén)員來進行PCB的物理(lǐ)連接的(de)。目前在有的一些小産品上還是這樣的開發(fā)模式。

 

随着電子(zǐ)、通信技術的飛速發展，今(jīn)天的PCB設計面臨的已(yǐ)經是與以(yǐ)往截然不同的、全新(xīn)的挑戰。主要表現在以下(xià)幾個(gè)方面：

 

1、信号邊緣速率越來越快(kuài)

 

信号邊緣速率越來越快，片内(nèi)和片外時鍾速率越來(lái)越高，現在的(de)時鍾頻率不再是過去的(de)幾兆了，上百兆上千兆的時鍾在單闆上(shàng)越來越普遍。由于芯(xīn)片工藝的飛速發展，信号的邊沿速率也(yě)是越來越快，目前信号的上升沿都在1ns左(zuǒ)右。

這樣就會導緻系統和闆級SI、EMC問題更加突出。

 

 

2、電路的集成規模越來越(yuè)大

 

電路的集(jí)成規模越來越大，I/O數越來越(yuè)多，使得單闆互連密度不斷加(jiā)大；由于功能的越來越強大，電路的集成度越來越(yuè)高。芯片的加工工藝水平也越來越高。過去的(de)DIP封裝在現在的(de)單闆上幾乎銷聲匿迹了，小間(jiān)距的(de)BGA、QFP成爲芯片的主流封裝。

 

這樣使得PCB設(shè)計的密度也就随之(zhī)加(jiā)大。

 

3、産品研發以及推向市場的時間減少

 

産(chǎn)品研發以及推(tuī)向市場(chǎng)的時間不斷減少，使得我們必須面臨一次(cì)性設計成功的嚴峻挑戰；時(shí)間就是成本，時間就是金錢(qián)。在電子産品這(zhè)樣更新換代(dài)特别快的領域，産品面世早一天，他的利潤機會(huì)窗就會大很多。

 

    

4、PCB是産品實現的物理載體(tǐ)

 

由于PCB是産品實(shí)現的物理載體。在高速電路中，PCB質量(liàng)的好壞(huài)之間關系到産品的功能和性能。同樣的器件(jiàn)和連接，不同的PCB載體,他們的結(jié)果是不(bú)同的。

  

所以，現在設計的流程已(yǐ)經(jīng)在慢慢的轉變了(le)。以前設計中邏輯功能的設計往往(wǎng)占了硬件開發設計的80％以上，但現在(zài)這個比例一直(zhí)在下降，在目前(qián)硬件設計中邏(luó)輯功能設計方面的隻占(zhàn)到50％，有關PCB設計部分則也占據了50％的時間。專家預計在(zài)将來的設計中，硬件的邏(luó)輯功能開銷(xiāo)要越來越小，而開發設計規則等高速PCB設計方面的開(kāi)銷将達到80%甚至更高(gāo)。