高速pcb的設計(jì)力将挑戰電子産業發展

在(zài)開(kāi)發一(yī)款新的(de)電(diàn)子産(chǎn)品時，前期(qī)的工(gōng)作就是對整個電子(zǐ)産品進行(háng)一個(gè)完整的設(shè)計，在整個電子(zǐ)設計中，pcb是産品(pǐn)核心(xīn)部件的(de)物理載體，所(suǒ)有我(wǒ)們設計意(yì)圖的(de)最終實現就是通過(guò)pcb闆來(lái)表現(xiàn)的。這樣pcb設計在(zài)任何(hé)項目中是(shì)及其(qí)重要的一個環(huán)節。

 

但在以(yǐ)前(qián)的設計中，由(yóu)于頻(pín)率很(hěn)低，密(mì)度很小(xiǎo)，器(qì)件的管教(jiāo)間的間距(jù)很大(dà)，pcb設計的工(gōng)作是以連通爲(wèi)目的的，沒有任何其(qí)他功(gōng)能和(hé)性能的(de)挑戰。所以在(zài)很長的一段時間裏(lǐ)，pcb設計(jì)在整個(gè)項目中(zhōng)的地位(wèi)是(shì)很低的。通常是(shì)由硬(yìng)件邏輯(jí)連(lián)接設計(jì)人(rén)員來進行(háng)pcb的物理連接的。目前在有的一(yī)些小産(chǎn)品上還(hái)是這樣(yàng)的(de)開發(fā)模式。

 

随着電子(zǐ)、通信(xìn)技術(shù)的(de)飛(fēi)速發展，今(jīn)天的(de)pcb設計(jì)面臨的已(yǐ)經是(shì)與以往截(jié)然不同的、全新(xīn)的挑戰(zhàn)。主要表(biǎo)現在以下幾個(gè)方面：

 

1、信(xìn)号邊緣(yuán)速率越來越快(kuài)

 

信号邊緣(yuán)速率越來(lái)越(yuè)快，片(piàn)内(nèi)和片外時(shí)鍾速(sù)率越來越高，現(xiàn)在的時(shí)鍾(zhōng)頻率(lǜ)不再(zài)是過去的(de)幾兆了，上(shàng)百兆上千兆(zhào)的時鍾(zhōng)在單(dān)闆上越來越普(pǔ)遍。由于芯(xīn)片(piàn)工藝的飛速(sù)發展，信号的邊沿速率也(yě)是越(yuè)來越快(kuài)，目前信(xìn)号的(de)上升(shēng)沿都在1ns左右。

這樣就(jiù)會導緻系統和闆級(jí)si、emc問題更加(jiā)突出。

 

 

2、電路(lù)的集成規(guī)模越來越(yuè)大(dà)

 

電路的集成(chéng)規模越來越大(dà)，i/o數越(yuè)來越(yuè)多，使得單闆互連密(mì)度不斷加大；由于功能的越來(lái)越強大(dà)，電路的集成度越(yuè)來越(yuè)高。芯片的(de)加工(gōng)工藝(yì)水平也越(yuè)來越高。過(guò)去的(de)dip封裝(zhuāng)在現(xiàn)在的(de)單闆上幾乎銷(xiāo)聲匿迹了，小間(jiān)距的bga、qfp成爲芯片(piàn)的主流封裝。

 

這(zhè)樣使得pcb設計的(de)密度也就随之加大(dà)。

 

3、産品研發以及(jí)推向市場(chǎng)的時間(jiān)減(jiǎn)少

 

産(chǎn)品研發以及推(tuī)向市場的時間(jiān)不斷(duàn)減少(shǎo)，使得(dé)我們(men)必(bì)須(xū)面臨一(yī)次性設計成(chéng)功的嚴峻挑戰；時間就是成本(běn)，時間就(jiù)是(shì)金錢。在電(diàn)子産品這樣更新換(huàn)代特(tè)别快的領域，産品面世早(zǎo)一天(tiān)，他的利(lì)潤機會窗就(jiù)會(huì)大(dà)很多。

 

    

4、pcb是(shì)産品(pǐn)實現的(de)物理載體(tǐ)

 

由于(yú)pcb是産品實(shí)現的物理載體。在高速電(diàn)路(lù)中，pcb質量(liàng)的好壞之(zhī)間關(guān)系到産品(pǐn)的功(gōng)能和性能(néng)。同樣(yàng)的器件和連接(jiē)，不同(tóng)的pcb載體,他(tā)們的(de)結果是不(bú)同的。

  

所(suǒ)以，現在設計的(de)流(liú)程已(yǐ)經在慢慢的轉變了(le)。以前設計中(zhōng)邏輯功(gōng)能的設計往(wǎng)往占了(le)硬件開發設計(jì)的80％以上，但現在(zài)這個比例(lì)一直在下降，在(zài)目前(qián)硬件設計(jì)中邏(luó)輯功能設計方(fāng)面的隻(zhī)占(zhàn)到50％，有(yǒu)關pcb設(shè)計部分則(zé)也占(zhàn)據了(le)50％的時(shí)間。專家預計在将來(lái)的設(shè)計中，硬件的(de)邏輯功(gōng)能開(kāi)銷要越來越小，而開發設(shè)計規則等高(gāo)速pcb設計方面的開(kāi)銷将達到80%甚至(zhì)更高(gāo)。