高速PCB的設計力将挑戰電子(zǐ)産業發(fā)展(zhǎn)

在開發(fā)一(yī)款新的電子産(chǎn)品時，前期的工(gōng)作就是對整個電子(zǐ)産品進行(háng)一個完整的設計，在整個(gè)電子(zǐ)設計中，PCB是産品核心部件的物理載體，所有我們設計意圖的最終實現就是通過PCB闆來表現的。這樣(yàng)PCB設(shè)計在任何項目中是及其重要的一個環節。

 

但在以前的設計中，由于頻(pín)率很低，密度很小，器件的管教間的間距(jù)很大，PCB設計的工作是以連通爲目的的，沒有任何(hé)其他(tā)功能和性能的挑戰。所以在(zài)很長的一段時間裏(lǐ)，PCB設計在整個項目(mù)中的地位是很低(dī)的。通常是由硬件(jiàn)邏(luó)輯連接設計人員來進行(háng)PCB的物理連接的。目前在有的一些小産(chǎn)品上還是這樣的開發(fā)模式(shì)。

 

随着電子、通信技術的飛速發展，今天的PCB設計面臨的已(yǐ)經是與以往截然不同的、全新的挑戰。主要表現在以下幾個方面：

 

1、信号邊緣速率越來越快

 

信号邊緣速率越來越快(kuài)，片内(nèi)和片外時鍾速率越(yuè)來越高，現(xiàn)在的時鍾頻率不(bú)再是過去的(de)幾兆了，上百(bǎi)兆上千兆的(de)時鍾在單闆上(shàng)越來越普遍。由于芯片工藝的飛速(sù)發展，信号的邊沿速率也(yě)是越來越快，目前信号的上升沿都在1ns左右。

這樣就會導緻系統和闆級SI、EMC問題更加突出。

 

 

2、電路的集成規(guī)模越來越(yuè)大

 

電(diàn)路的集成規模越來越大，I/O數越來越多，使得單闆互連密度不斷加大；由(yóu)于(yú)功能的越來越強大，電路的集成(chéng)度越(yuè)來越高。芯片的加工工藝水平也越來越高(gāo)。過去(qù)的DIP封裝在現在的單闆上幾乎銷聲匿迹了，小間距的(de)BGA、QFP成爲芯片的主流(liú)封裝。

 

這樣使得PCB設計的密度也就随(suí)之(zhī)加大。

 

3、産品研發以及推向市場的時間減少

 

産品研發以及推(tuī)向市場(chǎng)的時間不斷減少，使得我們必須面臨一次(cì)性設計成(chéng)功的嚴峻挑戰；時(shí)間就是(shì)成本，時間就是金錢(qián)。在電(diàn)子産品這樣更新換代特别(bié)快的領域，産品面世早(zǎo)一天(tiān)，他的(de)利潤機會(huì)窗就會大很多。

 

    

4、PCB是産(chǎn)品實現的物理載體(tǐ)

 

由于PCB是産品(pǐn)實現的物理載體。在高速電路中，PCB質量(liàng)的好壞之間關系到産品的功能和性能。同樣的器件和連接，不同的PCB載體,他們的結果是不同的。

  

所以，現在設計(jì)的流(liú)程已(yǐ)經在慢慢的轉變了。以前設計(jì)中邏輯功能的(de)設計(jì)往往占了(le)硬件開發設(shè)計的80％以上，但現在(zài)這個比例一直在下降，在目前硬件(jiàn)設計中邏輯功能設計方面的隻占到50％，有關PCB設計部分則也占據了50％的時間。專家預計在将來的設計中，硬件的邏輯功能開(kāi)銷要越來越小，而開(kāi)發設計規則等高速PCB設計方面的開(kāi)銷将達到80%甚至更(gèng)高。